Implementa tu primer diseño en la Nexys A7 y comprueba su funcionamiento
Vivado: Guía de implementación prácticaEn este video aprenderás a llevar tu diseño digital desde la descripción HDL hasta la síntesis […]
Verilog
Verilog
Verilog
Crea tu primer puerta lógica en Verilog y Vivado
En este video aprenderás cómo describir una puerta lógica básica usando Verilog HDL y cómo integrarla, simularla y sintetizarla en
Verilog
Genera el archivo de beatstream y programa por primera vez la Nexys A7
Vivado Design Suite — Configuración y primeros pasosEn este video aprenderás cómo preparar tu entorno de diseño con Xilinx Vivado,
Verilog
Carga el archivo de constrains de la Nexys A7
En este video te mostramos cómo llevar un diseño digital desde la descripción RTL hasta la programación de una FPGA
Verilog
Crea tu primer diseño en Verilog para la Nexys A7
En este video te mostramos cómo llevar un diseño digital desde la descripción RTL hasta la programación de una FPGA
Verilog
Conoce la interfaz gráfica del entorno de desarrollo Vivado
En este video te mostramos cómo navegar por la interfaz del entorno de desarrollo Xilinx Vivado, con un enfoque práctico
Verilog
Aprende como crear un nuevo proyecto en Vivado para la Nexys A7
En este video aprenderás cómo configurar un proyecto en Xilinx Vivado, preparar tu entorno de desarrollo y estructurar correctamente un
Verilog
Ejercicio 6 – Sumador de 4 bits utilizando una arquitectura de acarreo anticipado (Carry Lookahead Adder, CLA)
¿Qué vamos a construir y para qué sirve? En este ejercicio se implementa un sumador de 4 bits utilizando una
Lógica Combinacional, Verilog
Ejercicio 5 – Sumador de 4 bits con acarreo en cascada (Ripple Carry Adder)
¿Qué vamos a construir y para qué sirve? En este ejercicio se implementa un sumador de 4 bits utilizando una
Lógica Combinacional, Verilog
Ejercicio 4 – Sumador completo en Verilog: comparación estructural y comportamental
¿Qué vamos a construir y para qué sirve? En este ejercicio se implementa un sumador completo (full adder) de un