Ejercicio 1 – Inversor lógico en Verilog: primer paso con simulación y testbench
¿Qué vamos a construir y para qué sirve? En este ejercicio se implementa un inversor lógico (NOT) en Verilog HDL, … Sigue leyendo Ejercicio 1 – Inversor lógico en Verilog: primer paso con simulación y testbench
0 comentarios